FPGA基本信息

基本名称

CLB（Configurable Logic Block，可配置逻辑块）：Xilinx FPGA 中最小的可复用逻辑单元，内部包含查找表、触发器、多路复用器和进位链，可实现组合逻辑与时序逻辑。Intel（Altera）器件中对应的概念称为 ALM/LE。

LUT（Look-Up Table，查找表）：以真值表方式存储逻辑函数结果的硬件结构，输入作为地址、输出为存储的值，因此可灵活实现任意组合逻辑。

基本信息

逻辑单元（Logic Cell/Element）是 FPGA 的核心运算资源，用于实现组合逻辑和时序逻辑功能。

逻辑单元的核心组成

查找表（LUT）

作为组合逻辑的基本单元，支持 4 至 6 输入的真值表映射。例如，6 输入 LUT 可独立实现任意 6 变量逻辑表达式；就有 63 种组合方式。

部分 LUT 可配置为分布式 RAM 或移位寄存器。

可编程寄存器

通常为 D 型触发器，用于存储 LUT 输出结果或实现时序电路，支持时钟使能、复位等控制信号，如下图是 D 触发器