网络物理芯片PHY
硬件
PHY采用的接口
MII 至少需要如下接口
| 名称 | 描述 |
|---|---|
| MDC | 外部PHY芯片配置的时钟引脚 |
| MDIO | 外部PHY芯片配置的数据引脚 |
| MII_TX_CLK | 发送数据使用的时钟信号 |
| MII_CRS | 载波侦听信号 |
| MII_RX_CLK | 接收数据使用的时钟信号 |
| MII_TXD2 | 发送数据线 |
| MII_COL | 冲突检测信号 |
| MII_RX_DV | 接收数据使能信号 |
| MII_RXD0 | 接收数据线 |
| MII_RXD1 | 接收数据线 |
| MII_RXD2 | 接收数据线 |
| MII_RXD3 | 接收数据线 |
| PPS_OUT | |
| MII_TXD3 | 发送数据线 |
| MII_RX_ER | 接收出错信号 |
| MII_TX_EN | 发送使能信号 |
| MII_TXD0 | 发送数据线 |
| MII_TXD1 | 发送数据线 |
RMII 至少需要如下接口
| 名称 | 描述 |
|---|---|
| MDC | 外部PHY芯片配置的时钟引脚 |
| MDIO | 外部PHY芯片配置的数据引脚 |
| REF_CLK | MAC和以太网PHY的REF_CLK引脚保证两者时钟源的同步 |
| CRS_DV | 载波检测，如果介质不在空闲状态，则此引脚的信号为高电平。 |
| RMII_RXD0 | 接收数据线 |
| RMII_RXD1 | 接收数据线 |
| PPS_OUT | |
| RMII_TX_EN | 发送使能信号 |
| RMII_TXD0 | 发送数据线 |
| RMII_TXD1 | 发送数据线 |
SMI站点管理接口
SMI用于访问和设置PHY的配置。
站点管理接口（SMI）通过MDC时钟线与MDIO数据线与外部PHY通讯，可以通过其访问任意
PHY的任意寄存器。 SMI接口支持的最大PHY数量为32， 但在同一时刻只能访问一个PHY的一
个寄存器。 MDC时钟线和MDIO数据线具体作用如下：
MDC：最高频率为2.5MHz的时钟信号，在空闲状态下该引脚保持为低电平状态。在传输
数据时该信号的高电平和低电平的最短保持时间为160ns，信号的最小周期为400ns；
MDIO：用于与PHY之间的数据传输，与MDC时钟线配合，接收/发送数据。
芯片
- RTL8201F