SDRAM
软件
SDRAM信号线
| 信号线 | 类型 I(输入) O(输出) | 说明 |
|---|---|---|
| CLK | I | 同步时钟信号，所有输入信号都在CLK为上升沿的时候被采集 |
| CKE | I | 时钟使能信号，禁止时钟信号时SDRAM会启动自刷新操作 时钟没有了，控制器做一个低功耗作用， 时钟关闭了，SDRAM数据也要保持， 这里关闭时候，没有时钟，SDRAM内部有自刷新 |
| CS# | I | 片选信号，低电平有效 |
| CAS# | I | 列地址选通，为低电平时地址线表示的是列地址 |
| RAS# | I | 行地址选通，为低电平时地址线表示的是行地址 |
| WE# | I | 写入使能，低电平有效 |
| DQM[0:1] | I | 数据输入/输出掩码信号，表示DQ信号线的有效部分 |
| BA[0:1] | I | Bank地址输入，选择要控制的Bank |
| A[0:11] | I | 地址输入 |
| DATA[0:15] | I/O | 数据输入输出信号 |